DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2004 EPO. All rts. reserv.

11719528

Basic Patent (No, Kind, Date): JP 6098081 A2 940408 < No. of Patents: 001>

SOLID-STATE IMAGE PICKUP ELEMENT (English)
Patent Assignee: HITACHI LTD; HITACHI DEVICE ENG

Author (Inventor): IZAWA TETSURO; TAKEMOTO KAYAO; NAKAMURA SHIGEO;

OGURA

AKIRA

IPC: *H04N-001/028; H04N-005/335 Derwent WPI Acc No: G 94-155387 JAPIO Reference No: 180364E000147 Language of Document: Japanese

Patent Family:

Patent No Kind Date

Applic No Kind Date

JP 6098081 A2 940408 **JP** 92270828

28 A 920914 (BASIC)

Priority Data (No,Kind,Date): JP 92270828 A 920914

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

04454181 **Image available**

SOLID-STATE IMAGE PICKUP ELEMENT

PUB. NO.:

06-098081 [JP 6098081 A]

PUBLISHED:

April 08, 1994 (19940408)

INVENTOR(s): IZAWA TETSURO

TAKEMOTO KAYAO

NAKAMURA SHIGEO OGURA AKIRA

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

HITACHI DEVICE ENG CO LTD [486661] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

04-270828 [JP 92270828]

FILED:

September 14, 1992 (19920914)

INTL CLASS:

[5] H04N-001/028; H04N-005/335

JAPIO CLASS: 44.7 (COMMUNICATION -- Facsimile); 44.6 (COMMUNICATION --

Television)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R098 (ELECTRONIC MATERIALS -- Charge Transfer Elements,

CCD & BBD)

JOURNAL: .

Section: E, Section No. 1575, Vol. 18, No. 364, Pg. 147, July

08, 1994 (19940708)

ABSTRACT

PURPOSE: To obtain an image signal with low power consumption, high sensitivity, and high quality.

CONSTITUTION: A signal charge photoelectrically converted by a complete depletion photodiode PD is transmitted to a capacitor C1 which converts it into a voltage signal, and plural picture element cells including a source follower amplifier element Q1 which takes out the holding voltage of the capacitor, a switching element Q2 for readout selection, and switching elements Q3, Q4 for reset which supply a reset voltage to the photodiode are arranged in at least one line shape, and an output capacitor C2 whose one side is connected to an output line via a switch for electrode on selection is provided, and a picture element signal in accordance with a photoelectric conversion signal is outputted via the switching element for readout selection after the output capacitor is reset at a first timing, and following that, a reset voltage is supplied to the photodiode PD via the switching element for reset at a second timing, then, the picture element signal setting reset potential as reference can be obtained via the output capacitor C2.

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-98081

(43)公開日 平成6年(1994)4月8日

(51) Int. Cl. ⁵

識別記号

FΙ

H04N 1/028

5/335

A 8721-5C

P F

審査請求 未請求 請求項の数3 (全9頁)

(21)出願番号 特願平4-270828 (71)出願人 000005108 株式会社日立製作所 (22)出願日 平成4年(1992)9月14日 東京都千代田区神田駿河台四丁目6番地 (71)出願人 000233088 日立デバイスエンジニアリング株式会社 千葉県茂原市早野3681番地 (72) 発明者 伊沢 哲朗 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72) 発明者 竹本 一八男 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (74)代理人 弁理士 徳若 光政 最終頁に続く


(54) 【発明の名称】固体撮像素子

(57)【要約】

(修正有)

【目的】 低消費電力で高感度及び高品質の画像信号を 得る。

【構成】 完全空乏化フォトダイオードPDにより光電 変換された信号電荷を電圧信号に変換するキャパシタC 1に伝え、このキャパシタの保持電圧をソースフォロワ 増幅素子Q1と読み出し選択用スイッチ素子Q2及びフ ォトダイオードにリセット電圧を与えるリセット用スイ ッチ素子Q3、Q4とを含む画素セルを少なくとも1つ のライン状に複数個配置し、選択用のスイッチを介して 出力線に一方の電極が結合された出力キャパシタC2を 設け、第1のタイミングにおいて出力キャパシタをリセ ットさせた後に読み出し選択用のスイッチ素子を介して 光電変換信号に対応した画素信号を出力させ、引き続い て第2のタイミングにおいてリセット用スイッチ素子を 介して当該フォトダイオードにリセット電圧を与えて、 出力キャパシタを介してリセット電位を基準にした画素 信号を得る。



【特許請求の範囲】

【請求項1】 完全空乏化フォトダイオード、このフォ トダイオードにより光電変換された信号電荷を受けて電 圧信号に変換するキャパシタと、このキャパシタの保持 電圧を受けるソースフォロワ増幅素子、この増幅素子の ソース側に設けられる読み出し選択用のスイッチ素子及 び上記フォトダイオードにリセット電圧を与えるリセッ ト用スイッチ素子とを含む画素セルが少なくとも1つの ライン状に複数個配置され、上記選択用のスイッチを介 して出力線に一方の電極が結合された出力キャパシタを 10 含む出力回路を備え、第1のタイミングにおいて上記出 カキャパシタをリセットさせた後に読み出し選択用のス イッチ素子を介して光電変換信号に対応した画素信号を 出力させ、引き続いて第2のタイミングにおいてリセッ ト用スイッチ素子を介して当該フォトダイオードにリセ ット電圧を与えて、上記出力キャパシタを介してリセッ ト電位を基準にした画素信号を取り出すことを特徴とす る固体撮像素子。

1

【請求項2】 上記画素セルに対応して設けられるキャ パシタに比べて出力キャパシタの容量値が大きく形成さ 20 れるものであることを特徴とする請求項1の固体撮像素 子。

【請求項3】 上記1つのライン状に配置される画素セ ルは、フォトダイオードが一直線上に配置されるのに対 して、その読み出し回路とリセット回路及びシフトレジ スタが上記フォトダイオード列を挟んで両側に交互に配 置され、両側の回路に対応して出力キャパシタが設けら れるものであることを特徴とする請求項1又は請求項2 の固体撮像素子。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、固体撮像素子に関 し、低電圧での動作が可能で高感度のラインセンサに利 用して有効な技術に関するものである。

[0002]

【従来の技術】CCD型ラインセンサの例として、テレ ビジョン学会編『固体撮像デバイス』第7章頁216等 がある。また、固体撮像素子の高感度及び高SN比の要 求に答えるものとして、例えば1986年のテレビジョ ン学会全国大会予稿集PP.51-52で報告されているよう に、フォトダイオードにより形成した光電変換信号をソ ースフォロワアンプにより直接外部に読み出すものがあ る。

[0003]

【発明が解決しようとする課題】CCD型ラインセンサ は、CCD素子を駆動するため比較的高い動作電圧を必 要とし、比較的消費電力が多くなるともに周辺回路の構 成が複雑になってしまう。そこで、本願発明者において は、上記ソースフォロワアンプを用いて高感度化を図り るに至った。

【0004】この発明の目的は、低消費電力で高感度及 び高品質の画像信号を得ることができる固体撮像素子を 提供することにある。この発明の前記ならびにそのほか の目的と新規な特徴は、本明細書の記述および添付図面 から明らかになるであろう。

[0005]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、下 記の通りである。すなわち、完全空乏化フォトダイオー ドにより光電変換された信号電荷を電圧信号に変換する キャパシタに伝え、このキャパシタの保持電圧をソース フォロワ増幅素子と読み出し選択用のスイッチ素子及び 上記フォトダイオードにリセット電圧を与えるリセット 用スイッチ素子とを含む画素セルを少なくとも1つのラ イン状に複数個配置し、上記選択用のスイッチを介して 出力線に一方の電極が結合された出力キャパシタを設 け、第1のタイミングにおいて上記出力キャパシタをリ セットさせた後に読み出し選択用のスイッチ素子を介し て光電変換信号に対応した画素信号を出力させ、引き続 いて第2のタイミングにおいてリセット用スイッチ素子 を介して当該フォトダイオードにリセット電圧を与え て、上記出力キャパシタを介してリセット電位を基準に した画素信号を得るようにする。

[0006]

【作用】上記した手段によれば、スイッチ素子の制御に よって読み出し動作を行うものであるため低電圧での動 作が可能となって低消費電力化が図られるとともに、フ ォトダイオードの信号電荷を電圧信号に変換するキャパ 30 シタと出力キャパシタとの容量比に従い信号電荷の増幅 動作を行わせることができ、しかもリセット電圧を基準 にして読み出し信号を得るものであるため選択経路にお ける素子特性のバラツキの悪影響を受けない。

[0007]

【実施例】図1には、この発明に係るラインセンサの一 実施例の概略回路図が示されている。同図においては、 代表として2 画素分の画素セルとその選択回路及び信号 読み出し回路が例示的に示されている。上記ラインセン サを構成する各回路素子は、公知の半導体集積回路の製 40 造技術によって、1個の半導体基板上において形成され

【0008】1つの画素セルは、アノード側電極が回路 の接地電位に結合されたフォトダイオードPDと、その フォトダイオードPDと並列形態にされたキャパシタC 1と、このキャパシタC1の保持電圧がゲートに供給さ れた増幅MOSFET(絶縁ゲート型電界効果トランジ スタ、以下同じ) Q1と、上記フォトダイオードPDの カソード側電極にリセット電圧Vvを供給するスイッチ MOSFETQ3、上記増幅MOSFETQ1のソース つつ、低消費電力化を実現した固体撮像索子の開発をす 50 側に設けられた読み出し選択用のスイッチMOSFET

Q2及びスイッチMOSFETQ3にリセット信号RS を供給するスイッチMOSFETQ4とから構成され

3

【0009】フォトダイオードPDは、CCD固体撮像 素子に用いられるような完全空乏化フォトダイオードと される。すなわち、P型のウェル領域とその表面に形成 されたN'型半導体領域とにより構成されたPN接合に よりフォトダイオードを形成するとともに、上記N型 半導体領域の表面にP'型半導体領域が形成される。そ して、上記フォトダイオードPDのカソード側の電極を 10 構成するN'型半導体領域にリセット電圧Vvを供給す ることにより、P型のウェル領域とN'型半導体領域と を空乏化する。このようなPN接合部の空乏化によっ て、そこで発生した光電変換電荷は、逐次にキャパシタ C1に転送される。

【0010】上記読み出し用スイッチMOSFETQ2 のゲートとリセット信号RSをリセットMOSFETQ 3に伝えるスイッチMOSFETQ4のゲートには、読 み出し用のシフトレジスタの出力信号Qnが共通に供給 される。上記幅MOSFETQ1のドレインは、5Vの 20 ような低い電源電圧VDDが供給される。

【0011】同図において、代表として例示的に示され ている他の画素セルにおける上記同様なリセット用のス イッチMOSFETのドレインは、リセット電圧Vvが 供給され、そのゲートには次段のシフトレジスタの出力 信号Qn+1を受けるスイッチMOSFETを介してリ セット信号RSが供給される。同様に、読み出し用のス イッチMOSFETのゲートには、上記次段のシフトレ ジスタの出力信号Qn+1が供給される。

【0012】上記読み出し用のスイッチMOSFETが 30 共通に接続される出力線LSには、出力キャパシタC2 の一方の電極が接続される。このキャパシタC2の他方 の電極には、スイッチMOSFETQ5を介して接地電 位が与えられる。このスイッチMOSFETQ5のゲー トには、出力リセットパルスPRが供給される。そし て、上記キャパシタC2の他方の電極から出力信号が得 られ、プリアンプPAを介して増幅された画素信号が外 部端子OUTから送出される。

【0013】上記図1のラインサンサの読み出し動作の 一例を第2図に示したタイミング図を参照して説明す る。シフトレジスタのシフト動作により、出力信号Qn がハイレベルにされると、それと同期して出力リセット パルスPRがハイレベルにされる。この出力リセットパ ルスPRのハイレベルに応じてスイッチMOSFETQ 5がオン状態にされている。

【0014】完全空乏化フォトトダイオードPDにおい ては、そこで形成された光電変換電荷が逐次にキャパシ 夕C1に転送されて信号電圧に変換されている。それ 故、上記出力信号Qnのハイレベルに応じて読み出し用 のスイッチMOSFETQ2がオン状態にされると、増 50 記のような画素セルと読み出し回路とを三原色に対応し

幅MOSFETQ1とこのスイッチMOSFETQ2を 通してキャパシタC2にはキャパシタC1に保持された 信号電圧に対応したチャージアップ動作が行われる。こ のような信号の読み出し動作に応じて出力線LSの電位 は、上記キャパシタC1の保持電圧から増幅MOSFE TQ1のゲート、ソース間のしきい値電圧に対応してレ ベルシフトされた読み出し電圧となり、それがキャパシ 夕C2に保持される。

【0015】上記のリセット信号PRがハイレベルから ロウレベルに変化し、スイッチMOSFETQ5がオフ 状態にされると、リッセト信号RSがハイレベルにな り、シフトレジスタの出力信号Qnによってオン状態に されているスイッチMOSFETQ4を通してリセット 信号RSがリセット用MOSFETQ3のゲートに伝え られる。これにより、リセット用MOSFETQ3がオ ン状態となり、フォトダイオードPDにリセット電圧V vを供給する。

【0016】このとき、読み出し用のスイッチMOSF ETQ2はオン状態を維持しているので、出力線LSに は上記リセット電圧Vvに対応した出力信号Vv'が増 幅MOSFETQ1を介して出力される。すなわち、出 カ線LSの電位V v 'は、上記リセット電圧V v から増 幅MOSFETQ1のしきい値電圧に対応してレベルシ フトされた電圧となり、キャパシタC2の他端の電極か らはリセット電圧Vvを基準にした読み出し信号が得ら れる。このようなリセット電圧Vvを基準にした読み出 し信号には、キャパシタ C 2 での差成分の取り出しによ り増幅MOSFETQ1のしきい値電圧が相殺されるの で、そのプロセスバラツキの影響を受けない高品質の画 像信号をプリアンプPAを介して出力端子OUTから得 ることができる。

【0017】次のタイミングで次段のシフトレジスタの 出力信号Qn+1がハイレベルにされると、次段のフォ トダイオードから同様な読み出し信号が得られる。この ようにして、ライン上に配置されたフォトダイオードの 光電変換電荷に対応した読み出し信号をシフトレジスタ のシフト動作に対応して時系列的に出力させることがで きる。

【0018】上記の構成では、キャパシタC1とキャパ シタC2の容量比に対応して信号電荷が増幅される。上 記キャパシタC1を極力小さなサイズにするとともに、 キャパシタC2の容量値を比較的大きく形成することに より、ラインセンサの内部回路で信号電荷の増幅作用を 持たせることができる。しかも、上記のように出力信号 には、上記のリセット電圧Vvを基準にしているため、 増幅MOSFETQ1やスイッチMOSFETQ2のプ ロセスパラツキも相殺させることができる。

【0019】なお、カラーラインセンサを構成する場合 には、例えば上記シフトレジスタSRを共通化して、上

て3組設けるようにすればよい。

【0020】図3には、この発明に係るラインセンサの 他の一実施例の要部回路図が示されている。この実施例 では、フォトダイオードに比べて、その読み出し回路と リセット回路が占める面積が大きいことから、フォトダ イオード列に対してシフトレジスタ及び読み出し回路と リセット回路が上下に分割されて配置される。これによ り、フォトダイオードを高密度で半導体基板上に形成す ることができる。

【0021】この実施例では、リセット用MOSFET 10 れる。 Q3は、次の回路によりスイッチ制御させられる。リセ ット用MOSFETQ3のゲートと電源電圧VDDとの 間には、直列形態のスイッチMOSFETQ4とQ5が 接続される。スイッチMOSFETQ4のゲートには、 上下に分割されてなる下側のシフトレジスタSR1の奇 数段出力信号Q(2n-1)が供給される。スイッチM OSFETQ5のゲートには、リセット信号RSが供給 される。上記リセット用MOSFETQ3のゲートと回 路の接地電位線Sとの間には、シフトレジスタの転送用 クロックパルスCL2が供給される。

【0022】上側のシフトレジスタSR2からは、偶数 段出力信号Q2nが形成される。上下に分割されてなる シフトレジスタSR1とSR2は、クロックパルスCL 1とCL2によりシフト動作を行う。上記奇数段の出力 信号Q(2n-1)は、クロックパルスCL1に同期し て出力され、偶数段の出力信号Q2nは、クロックパル スCL2に同期して出力される。

【0023】出力回路は、上記のような読み出し回路の 上下の分割に応じて2つの出力キャパシタC21とC2 C22の出力線LS1とLS2側にも、スイッチMOS FETQ71と72が設けられる。クロックパルスCL 1に同期して出力信号が出力される奇数列のフォトダイ オードの出力線LS1に対応したスイッチMOSFET Q71のゲートには、クロックパルスCL2が供給され る。キャパシタC21の他方の電極は、クロックパルス CL1によりスイッチ制御されるスイッチMOSFET Q91を介してプリアンプの入力端子と、リセット用M OSFETQ8に接続される。このリセット用MOSF ETQ8には、リセット信号PRが供給される。

【0024】クロックパルスCL2に同期して出力信号 が出力される偶数列のフォトダイオードの出力線LS2 に対応したスイッチMOSFETQ72のゲートには、 クロックパルスCL1が供給される。キャパシタC22 の他方の電極は、クロックパルスCL2によりスイッチ 制御されるスイッチMOSFETQ92を介してプリア ンプの入力端子と、リセット用MOSFETQ8に接続 される。このようなクロックパルスCL1とCL2によ りスイッチ制御されるMOSFETQ71とQ72及び Q91とQ92のスイッチング動作により、奇数列と偶 50 数列のフォトダイオードPDの出力信号を交互にキャパ シタC21, C22を介して取り出すことができる。

【0025】プリアンプは、増幅MOSFETQ11と 負荷MOSFETQ10からなる反転増幅回路と、この 反転増幅回路の出力信号を受けるソースフォロワ出力M OSFETQ12と、そのソース側に設けられた負荷M OSFETQ13から構成される。特に制限されない が、負荷MOSFETQ13は、そのゲートとソースが 共通化されたデプレッション型MOSFETから構成さ

【0026】図5には、上記ラインセンサの動作の一例 を説明するためのタイミング図が示されている。クロッ クパルスCL1がハイレベルのときに、それと同期して 奇数段のシフトレジスタSR1の出力信号Q(2n-1) がハイレベルにされる。このシフトレジスタSR1 の出力信号Q(2n-1)により、読み出し用のスイッ チMOSFETQ2とMOSFETQ4がオン状態にさ れる。上記読み出し用のスイッチMOSFETQ2のオ ン状態により、キャパシタ C 1 に保持されている信号電 20 圧は、増幅MOSFETQ1とスイッチMOSFETQ 2を通して出力線LS1に出力される。

【0027】上記のようなクロックパルスCL1のハイ レベルに先立って、言い換えるならば、1つ前の偶数列 のフォトダイオードの読み出し動作のときのクロックパ ルスCL2のハイレベルにより、出力用線LS1は回路 の接地電位にリセットされている。上記のような奇数段 の出力信号Q(2n-1)のハイレベルに同期してスイ ッチMOSFETQ91がオン状態あること、及びリセ ットパルスPRがハイレベルにされていることよりMO 2が設けられる。この実施例では、キャパシタC21と 30 SFETQ8がオン状態であることから、出力信号LS 1に読み出された信号 V 2 に対応した出力信号がキャパ シタC21に保持される。

> 【0028】リセット信号RSがハイレベルにされる と、スイッチMOSFETQ5がオン状態となって、既 にオン状態にあるMOSFETQ4を通してリセット用 MOSFETQ3に電源電圧VDDを供給するので、そ のゲート電圧V1がハイレベルにされる。このスイッチ MOSFETQ3のオン状態により、フォトダイオード PDには、リセット電圧 V v が供給される。それ故、出 40 力線LS1には、リセット電圧Vvを基準にした出力電 圧に変化させられる。

【0029】このとき、出カリセット信号PRはロウレ ベルにされており、これに応じてスイッチMOSFET Q8がオフ状態にされている。したがって、キャパシタ C21の出力側はフローテンィグ状態にされており、増 幅MOSFETQ11のゲートには、上記MOSFET Q1,Q2の読み出し経路のプロセスバラツキや、リセ ット経路のプロセスバラツキを相殺させた真の信号電荷 に対応した出力信号が出力される。

【0030】このような奇数列の読み出し動作のときに

は、クロックパルスCL1のハイレベルに応じてスイッ チMOSFETQ72がオン状態となっており、次に読 み出し動作に備えて、偶数列に対応した出力線LS2と キャパシタC22のリセット動作を行うものである。

【0031】クロックパルスCL2がハイレベルにされ ると、それと同期して偶数段のシフトレジスタSR2の 出力信号Q2nがハイレベルにされる。このシフトレジ スタSR2の出力信号Q2nにより、上記同様に奇数列 のフォトダイオードの読み出し動作が開始されて出力線 LS2に第1段階での読み出し信号が得られる。この信 10 号は、オン状態にされているスイッチMOSFETQ9 2とMOSFETQ8により、キャパシタC22に保持 される。

【0032】引き続いて、リセット信号RSがハイレベ ルにされると、同図では省略されているが、上記同様に 出力線LS2はリセット電圧Vvを基準にした出力電圧 に変化させられる。このとき、出力リセット信号PRは ロウレベルにされており、これに応じて上記スイッチM OSFETQ8がオフ状態にされている。したがって、 キャパシタC22の出力側はフローテンィグ状態にされ 20 ており、増幅MOSFETQ11のゲートには、上記偶 数列のフォトダイオードに対応した増幅MOSFETや 読み出し用のスイッチMOSFET及びリセット用のM OSFETプロセスバラツキ分を相殺させた真の信号電 荷に対応した出力信号が出力される。

【0033】図4には、この発明に係るラインセンサの 更に他の一実施例の要部回路図が示されている。この実 施例では、ラインセンサのいっそうの低電圧での動作を 可能にするため、リセット用のMOSFETQ3のゲー トにブートストラップ回路が設けられる。

【0034】リセット用MOSFETQ3のゲートには プートストラップ用キャパシタC3の一端が接続され る。キャパシタC3の他端には、ダイオード形態のMO SFETQ6を介してシフトレジスタSR1の出力信号 Q(2n-1)が供給される。上記MOSFETQ3の ゲートとリセット信号RSとの間には、スイッチMOS FETQ4が接続される。MOSFETQ4のゲートに は、上記ダイオード形態のMOSFETQ6を介したシ フトレジスタの出力信号Q(2n-1)が供給される。 には、クロックパルスCL2によりスイッチ制御される MOSFETQ5が設けられる。このことは、偶数列の シフトレジスタSR2に対応した読み出し回路及びリセ ット回路においても同様である。

【0035】図6には、上記ラインセンサの動作の一例 を説明するためのタイミング図が示されている。クロッ クパルスCL1がハイレベルのときに、それと同期して 奇数段のシフトレジスタSR1の出力信号Q(2n-1) がハイレベルにされる。このシフトレジスタSR1

チMOSFETQ2がオン状態にされる。上記読み出し 用のスイッチMOSFETQ2のオン状態により、キャ パシタC1に保持されている信号電圧V3は、増幅MO SFETQ1とスイッチMOSFETQ2を通して出力 線LS1に出力される。

8

【0036】上記出力信号Q(2n-1)のハイレベル により、ダイオード形態のMOSFETQ6を介してM OSFETQ4のゲート電圧V1がハイレベルにされる ので、スイッチMOSFETQ4がオン状態にされる。 このMOSFETQ4のオン状態により、MOSFET Q3のゲート電圧V2は、リセット信号RSのロウレベ ルにされる。それ故、ブートストラップ容量C3とMO SFETQ4のゲートとチャンネル間のゲート容量に は、上記電圧V1がチャージアップされる。

【0037】上記のようなクロックパルスCL1のハイ レベルに先立って、言い換えるならば、1つ前の偶数列 のフォトダイオードの読み出し動作のときのクロックパ ルスCL2のハイレベルにより、出力用線LS1は回路 の接地電位にリセットされている。上記のような奇数段 の出力信号Q(2n-1)がハイレベルに変化するのと 同期してスイッチMOSFETQ91がオン状態あるこ と、及びリセットパルスPRがハイレベルにされている ことよりMOSFETQ8がオン状態であることから、 出力信号LS1に読み出された信号V3に対応した出力 信号がキャパシタC21に保持される。

【0038】リセット信号RSがハイレベルにされる と、キャパシタC3のブートストラップ作用によって電 EV1が上昇する。また、スイッチMOSFETQ4の ゲート電圧 V1 がプートストラップ作用によって高くさ 30 れるから、リセット信号RSがレベル損失なくスイッチ MOSFETQ4を通してリセット用MOSFETQ3 のゲートに伝えられる。それ故、リセット用MOSFE TQ3のゲートに供給される電圧V2は、リセット信号 RSがそのまま供給される。このスイッチMOSFET Q3のオン状態により、フォトダイオードPDにはリセ ット電圧 V v が供給されるので、出力線 L S 1 には、リ セット電圧Vvを基準にした出力電圧に変化させられ る。このようなプートストラップ作用によって、スイッ チMOSFETやダイオード形態のMOSFETでの信 このMOSFETQ4のゲートと回路の接地線Sとの間 40 号レベルの損失を補うことができるから動作下限電圧を 低くすることができる。なお、このような読み出し信号 は、キャパシタC21を介して光電変換電圧V3に対応 した電圧のみが出力される。

【0039】クロックパルスCL2がハイレベルにされ ると、それと同期して偶数段のシフトレジスタSR2の 出力信号Q2nがハイレベルにされる。このシフトレジ スタSR2の出力信号Q2nにより、上記同様に奇数列 のフォトダイオードの読み出し動作が開始されて出力線 SL2に第1段階での読み出し信号が得られる。この信 の出力信号Q(2n-1)により、読み出し用のスイッ 50 号は、オン状態にされているスイッチMOSFETQ9

2とMOSFETQ8により、キャパシタC22に保持

【0040】引き続いて、リセット信号RSがハイレベ ルにされると、同図では省略されているが、上記同様に 出力線LS2はリセット電圧Vvを基準にした出力電圧 に変化させられる。このとき、出力リセット信号PRは ロウレベルにされており、これに応じて上記スイッチM OSFETQ8がオフ状態にされている。したがって、 キャパシタC22の出力側はフローテンィグ状態にされ 数列のフォトダイオードに対応した増幅MOSFETや 読み出し用のスイッチMOSFET及びリセット用のM OSFETプロセスバラツキ分を相殺させた真の信号電 荷に対応した出力信号が出力される。

【0041】上記の実施例から得られる作用効果は、下 記の通りである。すなわち、

(1) 完全空乏化フォトダイオードによって光電変換 された信号電圧を電圧信号に変換するキャパシタに逐一 転送し、このキャパシタの保持電圧をソースフォロワ増 幅素子と読み出し選択用のスイッチ素子を介して出力線 20 に出力させるともに、上記フォトダイオードにリセット 電圧を与えるリセット用スイッチ素子を設け、このよう な画素セルを少なくとも1つのライン状に複数個配置 し、上記出力線に一方の電極が結合された出力キャパシ タを設け、第1のタイミングにおいて上記出力キャパシ 夕をリセットさせた後に読み出し選択用のスイッチ素子 を介して光電変換信号に対応した画素信号を出力させ、 引き続いて第2のタイミングにおいてリセット用スイッ チ素子を介して当該フォトダイオードにリセット電圧を 与えて、上記出力キャパシタを介してリセット電位を基 30 準にした画素信号を得るようにする。この構成では、M OSFETのようなスイッチ素子の制御によって読み出 し動作を行うものであるため約5 Vのような単一の低電 圧での動作が可能となって低消費電力化が図られるとい う効果が得られる。

【0042】(2) 上記(1)により、フォトダイオ ードの信号電荷を電圧信号に変換するキャパシタと出力 キャパシタとの容量比に従い信号電荷の増幅動作を行わ せることができ、しかもリセット電圧を基準にして読み 性のバラツキの悪影響を受けなくできるという効果が得 られる。

【0043】(3) フォトダイオード列に対してシフ トレジスタ及び読み出し系回路とリセット系回路を上下 に振り分けて分割することにより、フォトダイオードを 高密度に実装することができるという効果が得られる。

【0044】以上本発明者によってなされた発明を実施 例に基づき具体的に説明したが、本発明は上記実施例に 限定されるものではなく、その要旨を逸脱しない範囲で

1図の実施例回路において、リセット用MOSFETを PチャンネルMOSFETとし、増幅MOSFETをN チャンネルMOSFETとするCMOS構成としてもよ い。この場合、リセット信号RSが回路の接地電位のよ うなロウレベルにしてリセットを行うようにすることに よって、フォトダイオードPDに与えられるリセット電 圧Vvをそのまま伝えることができる。すなわち、動作 電圧を約3Vのような低電圧化を図ったときに、電源電 圧VDDとリセット電圧Vvとが同じ電圧になるような ており、増幅MOSFETQ11のゲートには、上記偶 10 場合、上記のようなCMOS構造とすることにより、リ セット用MOSFETとしてNチャンネル型MOSFE Tを用いた場合のようにしきい値電圧によるレベル低下 を防止することができる。

10

【0045】シフトレジスタSR1、SR2の出力にブ ートストラップ回路を設けるか、あるいは動作電圧自体 を昇圧された電圧とすることにより、Nチャンネル型の リセットMOSFETを用いても上記のようにリセット 電圧Vvのレベル損失を防止することができる。フォト ダイオード列を複数行設けることにより、エリアセンサ を構成することもできる。この場合には、上記のような 出力キャパシタの出力側に列選択用回路を設けて、プリ アンプの入力端子に入力すればよい。

【0046】この発明に係る固体撮像素子は、5 Vのよ うな比較的低い電圧により動作が可能であるため、例え ばハンディタイプのバーコードリーダー等に適したもの とすることができる。すなわち、ハンディタイプの装置 に搭載される固体撮像素子にあっては、電池を電源とし て用いることが便利であり、その動作電圧の低電圧化に より電池の数や電池寿命を長くできる。

【0047】この発明に係る固体撮像素子は、上記のよ うなハンディタイプのバーコードリーダの他、ラインセ ンサあるいはエリアセンサとして各種の撮像装置に広く 利用できるものである。

[0048]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、完全空乏化フォトダイオー ドによって光電変換された信号電圧を電圧信号に変換す るキャパシタに逐一転送し、このキャパシタの保持電圧 出し信号を得るものであるため選択経路における素子特 40 をソースフォロワ増幅素子と読み出し選択用のスイッチ 素子を介して出力線に出力させるともに、上記フォトダ イオードにリセット電圧を与えるリセット用スイッチ素 子を設け、このような画素セルを少なくとも1つのライ ン状に複数個配置し、上記出力線に一方の電極が結合さ れた出力キャパシタを設け、第1のタイミングにおいて 上記出力キャパシタをリセットさせた後に読み出し選択 用のスイッチ素子を介して光電変換信号に対応した画素 信号を出力させ、引き続いて第2のタイミングにおいて リセット用スイッチ素子を介して当該フォトダイオード 種々変更可能であることはいうまでもない。例えば、第 50 にリセット電圧を与えて、上記出力キャパシタを介して

リセット電位を基準にした画素信号を得るようにする。この構成では、MOSFETのようなスイッチ素子の制御によって読み出し動作を行うものであるため約5Vのような単一の低電圧での動作が可能となって低消費電力化が図られるとともに、フォトダイオードの信号電荷を電圧信号に変換するキャパシタと出力キャパシタとの容量比に従い信号電荷の増幅動作を行わせることができ、しかもリセット電圧を基準にして読み出し信号を得るものであるため選択経路における素子特性のバラツキの悪影響を受けなくできる。

【図面の簡単な説明】

【図1】この発明に係るラインセンサの一実施例を示す 概略回路図である。

【図2】図1のラインセンサの動作の一例を説明するた

めのタイミング図である。

【図3】この発明に係るラインセンサの他の一実施例を示す要部回路図である。

12

【図4】この発明に係るラインセンサの更に他の一実施例を示す要部回路図である。

【図5】図3に示されたラインセンサの動作の一例を説明するためのタイミング図である。


【図6】図4に示されたラインセンサの動作の一例を説明するためのタイミング図である。

10 【符号の説明】


SR1, SR2…シフトレジスタ、PD…フォトダイオード、 $Q1\sim Q92$ …MOSFET、 $C1\sim C3$ …キャパシタ。

【図1】


[図2]




[図5] [図6]







[図4]



フロントページの続き

(72)発明者 中村 重雄

千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72)発明者 小倉 明

千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内